정전기 방전 (ESD;Electrostatic Discharge) - (2)

Posted by 도깨비강종헌
2014. 7. 11. 12:49 전자부품상식

정전기 방전 (ESD;Electrostatic Discharge)

 

전기적 과부하(EOS) 불량에 의한 불량의 약 25 % 정도 정전기 방전(ESD) 불량과 관계가 있음.


정전기 방전 (ESD) 와 전기적 과부하(EOS) 의 구분


   ESD  :  불량 발생시간에 있어서 약 1 ns ~ 1us 사이에 발생하는 불량
   EOS  :  불량 발생 시간에 있어서 1 us 이상에서 발생하는 불량

 

 

[ESD에 의한 CELL 불량]

 

 

[EOS에 의한 DIODE 불량]

 

 

 정전기 방전 (ESD;Electrostatic Discharge) 판정기준

 

IC 의 전기적 특성을 측정한 후 그 이상 여부로 Sensitivity 등급을 나눈다.


-. 조건 : C=200pF, R=0Ω, t=1sec(interval), polarity = ±, 방전횟수=5회, 시료수=5EA

 

-. Class A :  ESD pulse 200V 이하에서 고장발생


-. Class B :  ESD pulse 200V에서 이상무.  400V에서는 고장발생


-. Class C :  ESD pulse 400V에서 이상무.                            

 

정전기 방전 (ESD;Electrostatic Discharge) - (1)

Posted by 도깨비강종헌
2014. 7. 11. 12:43 전자부품상식

정전기 방전 (ESD;Electrostatic Discharge)

 

 

 정전기 방전 (ESD;Electrostatic Discharge) 원인

 

-. 인체모델 Human Body Model (HBM)

-. 장비모델 Machine Model (MM)

-. 대전소자모델 Charged Device Model (CDM)

 

 

 정전기 방전 (ESD;Electrostatic Discharge) 영향

 

-. 산화막 게이트 파괴 (100V 이상일 경우 )


-. 드레인 연결부(drain junction edge)의 열파괴 (Thermal failure) ; 드레인-소스 회로 단락

 

 

[드레인-소스 회로 단락]

 

 정전기 방전 (ESD;Electrostatic Discharge) 대책

 

각 IC핀별로 전류 션트(Shunt) 및 전압 크램프 (Clamp)가 가능하도록  칩 자체 ESD 보호회로 추가

 

 

 정전기 방전 (ESD;Electrostatic Discharge) 모델

 

 

반도체(LSI)의 파괴 에너지 밀도 (Destructive energy density) 산출 모델 : Speakman(1974) model


파괴 모드 분류 : Wunch-Bell(1968) plot

 

 

 

[HBM, MM 방식에 의한 ESD 시험]